基於veriloghdl的課程設計

A. 怎樣用Verilog HDL語言設計一個多功能秒錶——我的EDA課程設計

參考答案: 得道多助，失道寡助。

B. 基於Verilog HDL的數字溫度計設計報告書。

。。。畢業設計吧 你這夢做的。。。去淘寶吧

C. 用verilog的課程設計

1. shift reg

mole shift_4(clk,rst,in,out)

input clk,rst;
input in;
output out;

wire out;
reg [3:0] shiftreg;

always@(posedge clk or negedge rst) // 非同步清零
if(!rst)
shiftreg<=0;
else begin
shiftreg[0]<=in;
shiftreg[1]<=shiftreg[0];
shiftreg[2]<=shiftreg[1];
shiftreg[3]<=shiftreg[2];
end

assign out=shiftreg[3];

endmole

2.ALU

` ADD 2'h0
`define SUB 2'h1
`define AND 2'h2
`define OR 2'h3

mole ALU(a,b,f,s)

parameter N=16;

input [N-1:0] a,b;
input [1:0] f;
output [N-1:0] s;

reg [N-1:0] s;

always@(a or b or f)
case(f)
`ADD: s<=a+b;
`SUB: s<=a-b;
`AND: s<=a & b;
`OR: s<=a | b;
default: s<=s;
endcase

endmole

D. 求助啊!由於課程設計要求基於Verilog HDL設計簡易CPU。但本人在硬體上實在沒什麼基礎，求高手幫助。

我用的374也裝了不少游戲 全部都是盜版的 全部都是蘋果中心網站上門下載的 下載這些游戲要去網吧

E. 基於verilog的設計和基於FPGA的設計有什麼區別

VerilogHDL是設計語言，FPGA是承載的硬體平台。一般是通過VerilogHDL設計了邏輯後在FPGA上轉化成具體的電路。