數字時鍾課程設計報告

❶ 數字鍾課程設計報告

數字中電子技術課程設計報告

數字電子技術課程設計報告
題 目: 數字鍾的設計與製作
學 年
學 期:
專 業 班 級:
學 號: 姓 名:

指導教師及職稱:講師
時 間:
地點：
設計目的
熟悉集成電路的引腳安排.
掌握各晶元的邏輯功能及使用方法.
了解麵包板結構及其接線方法.
了解數字鍾的組成及工作原理.
熟悉數字鍾的設計與製作.
設計要求
1.設計指標
時間以24小時為一個周期;
顯示時,分,秒;
有校時功能,可以分別對時及分進行單獨校時,使其校正到標准時間;
計時過程具有報時功能,當時間到達整點前5秒進行蜂鳴報時;
為了保證計時的穩定及准確須由晶體振盪器提供表針時間基準信號.
2.設計要求
畫出電路原理圖(或模擬電路圖);
元器件及參數選擇;
電路模擬與調試;
PCB文件生成與列印輸出.
3.製作要求 自行裝配和調試,並能發現問題和解決問題.
4.編寫設計報告 寫出設計與製作的全過程,附上有關資料和圖紙,有心得體會.
設計原理及其框圖
1.數字鍾的構成
數字鍾實際上是一個對標准頻率(1HZ)進行計數的計數電路.由於計數的起始時間不可能與標准時間(如北京時間)一致,故需要在電路上加一個校時電路,同時標準的1HZ時間信號必須做到准確穩定.通常使用石英晶體振盪器電路構成數字鍾.圖 3-1所示為數字鍾的一般構成框圖.
圖3-1 數字鍾的組成框圖
⑴晶體振盪器電路
晶體振盪器電路給數字鍾提供一個頻率穩定準確的32768Hz的方波信號,可保證數字鍾的走時准確及穩定.不管是指針式的電子鍾還是數字顯示的電子鍾都使用了晶體振盪器電路.
⑵分頻器電路
分頻器電路將32768Hz的高頻方波信號經32768()次分頻後得到1Hz的方波信號供秒計數器進行計數.分頻器實際上也就是計數器.
⑶時間計數器電路
時間計數電路由秒個位和秒十位計數器,分個位和分十位計數器及時個位和時十位計數器電路構成,其中秒個位和秒十位計數器,分個位和分十位計數器為60進制計數器,而根據設計要求,時個位和時十位計數器為12進制計數器.
⑷解碼驅動電路
解碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態,並且為保證數碼管正常工作提供足夠的工作電流.
⑸數碼管
數碼管通常有發光二極體(LED)數碼管和液晶(LCD)數碼管,本設計提供的為LED數碼管.
2.數字鍾的工作原理
1)晶體振盪器電路
晶體振盪器是構成數字式時鍾的核心,它保證了時鍾的走時准確及穩定.
圖3-2所示電路通過CMOS非門構成的輸出為方波的數字式晶體振盪電路,這個電路中,CMOS非門U1與晶體,電容和電阻構成晶體振盪器電路,U2實現整形功能,將振盪器輸出的近似於正弦波的波形轉換為較理想的方波.輸出反饋電 阻R1為非門提供偏置,使電路工作於放大區域,即非門的功能近似於一個高增益的反相放大器.電容C1,C2與晶體構成一個諧振型網路,完成對振盪頻率的控制功能,同時提供了一個180度相移,從而和非門構成一個正反饋網路,實現了振盪器的功能.由於晶體具有較高的頻率穩定性及准確性,從而保證了輸出頻率的穩定和准確.
晶體XTAL的頻率選為32768HZ.該元件專為數字鍾電路而設計,其頻率較低,有利於減少分頻器級數.
從有關手冊中,可查得C1,C2均為30pF.當要求頻率准確度和穩定度更高時,還可接入校正電容並採取溫度補償措施.
由於CMOS電路的輸入阻抗極高,因此反饋電阻R1可選為10MΩ.較高的反饋電阻有利於提高振盪頻率的穩定性.
非門電路可選74HC00.
圖3-2 COMS晶體振盪器
2)分頻器電路
通常,數字鍾的晶體振盪器輸出頻率較高,為了得到1Hz的秒信號輸入,需要對振盪器的輸出信號進行分頻.
通常實現分頻器的電路是計數器電路,一般採用多級2進制計數器來實現.例如,將32768Hz的振盪信號分頻為1HZ的分頻倍數為32768(215),即實現該分頻功能的計數器相當於15極2進制計數器.常用的2進制計數器有74HC393等.
本實驗中採用CD4060來構成分頻電路.CD4060在數字集成電路中可實現的分頻次數最高,而且CD4060還包含振盪電路所需的非門,使用更為方便.
CD4060計數為14級2進制計數器,可以將32768HZ的信號分頻為2HZ,其內部框圖如圖3-3所示,從圖中可以看出,CD4060的時鍾輸入端兩個串接的非門,因此可以直接實現振盪和分頻的功能.
圖3-3 CD4046內部框圖
3)時間計數單元
時間計數單元有時計數,分計數和秒計數等幾個部分.
時計數單元一般為12進制計數器計數器,其輸出為兩位8421BCD碼形式;分計數和秒計數單元為60進制計數器,其輸出也為8421BCD碼.
一般採用10進制計數器74HC390來實現時間計數單元的計數功能.為減少器件使用數量,可選74HC390,其內部邏輯框圖如圖 2.3所示.該器件為雙2—5-10非同步計數器,並且每一計數器均提供一個非同步清零端(高電平有效).
圖3-4 74HC390(1/2)內部邏輯框圖
秒個位計數單元為10進制計數器,無需進制轉換,只需將QA與CPB(下降沿有效)相連即可.CPA(下降沒效)與1HZ秒輸入信號相連,Q3可作為向上的進位信號與十位計數單元的CPA相連.
秒十位計數單元為6進制計數器,需要進制轉換.將10進制計數器轉換為6進制計數器的電路連接方法如圖3-5所示,其中Q2可作為向上的進位信號與分個位的計數單元的CPA相連.

圖3-5 10進制——6進制計數器轉換電路
分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同,只不過分個位計數單元的Q3作為向上的進位信號應與分十位計數單元的CPA相連,分十位計數單元的Q2作為向上的進位信號應與時個位計數單元的CPA相連.
時個位計數單元電路結構仍與秒或個位計數單元相同,但是要求,整個時計數單元應為12進制計數器,不是10的整數倍,因此需將個位和十位計數單元合並為一個整體才能進行12進制轉換.利用1片74HC390實現12進制計數功能的電路如圖3-6所示.
另外,圖3-6所示電路中,尚余-2進制計數單元,正好可作為分頻器2HZ輸出信號轉化為1HZ信號之用.
圖3-6 12進制計數器電路
4)解碼驅動及顯示單元
計數器實現了對時間的累計以8421BCD碼形式輸出,選用顯示解碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流,選用CD4511作為顯示解碼電路,選用LED數碼管作為顯示單元電路.
5)校時電源電路
當重新接通電源或走時出現誤差時都需要對時間進行校正.通常,校正時間的方法是:首先截斷正常的計數通路,然後再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端,校正好後,再轉入正常計時狀態即可.
根據要求,數字鍾應具有分校正和時校正功能,因此,應截斷分個位和時個位的直接計數通路,並採用正常計時信號與校正信號可以隨時切換的電路接入其中.圖3-7所示即為帶有基本RS觸發器的校時電路,
圖3-7 帶有消抖動電路的校正電路
6)整點報時電路
一般時鍾都應具備整點報時電路功能,即在時間出現整點前數秒內,數字鍾會自動報時,以示提醒.其作用方式是發出連續的或有節奏的音頻聲波,較復雜的也可以是實時語音提示.
根據要求,電路應在整點前10秒鍾內開始整點報時,即當時間在59分50秒到59分59秒期間時,報時電路報時控制信號.報時電路選74HC30,選蜂鳴器為電聲器件.
元器件
1.實驗中所需的器材
5V電源.
麵包板1塊.
示波器.
萬用表.
鑷子1把.
剪刀1把.
網路線2米/人.
共陰八段數碼管6個.
CD4511集成塊6塊.
CD4060集成塊1塊.
74HC390集成塊3塊.
74HC51集成塊1塊.
74HC00集成塊5塊.
74HC30集成塊1塊.
10MΩ電阻5個.
500Ω電阻14個.
30p電容2個.
32.768k時鍾晶體1個.
蜂鳴器.
2.晶元內部結構圖及引腳圖
圖4-1 7400 四2輸入與非門 圖4-2 CD4511BCD七段解碼/驅動器
圖4-3 CD4060BD 圖4-4 74HC390D
圖4-5 74HC51D 圖4-6 74HC30
3.麵包板內部結構圖
麵包板右邊一列上五組豎的相通,下五組豎的相通,麵包板的左邊上下分四組,每組中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之間不相通.
個功能塊電路圖
一個CD4511和一個LED數碼管連接成一個CD4511驅動電路,數碼管可從0---9顯示,以次來檢查數碼管的好壞,見附圖5-1.
圖5-1 4511驅動電路
利用一個LED數碼管,一塊CD4511,一塊74HC390,一塊74HC00連接成一個十進制計數器,電路在晶振的作用下數碼管從0—9顯示,見附圖5-2.
圖5-2 74390十進制計數器
利用一個LED數碼管,一塊CD4511,一塊74HC390,一塊74HC00和一個晶振連接成一個六進制計數器,數碼管從0—6顯示,見附圖5-3.
圖5-3 74390六進制計數器
利用一個六進制電路和一個十進制連接成一個六十進制電路,電路可從0—59顯示,見附圖5-4.
圖5-4 六十進制電路
利用兩個六十進制的電路合成一個雙六十進制電路,兩個六十進制之間有進位,見附圖5-5.
圖5-5 雙六十進制電路
利用CD4060,電阻及晶振連接成一個分頻——晶振電路,見附圖5-6.
圖5-6 分頻—晶振電路
利用74HC51D和74HC00及電阻連接成一個校時電路,見附圖5-7.
圖5-7 校時電路
利用74HC30和蜂鳴器連接成整點報時電路.見附圖5-8.
圖5-8 整點報時電路
利用兩個六十進制和一個十二進制連接成一個時,分,秒都會進位的電路總圖,見附圖5-9.
圖5-9 時,分,秒的進位連接圖
總接線元件布局簡圖,見附圖6-1
晶元連接圖見附圖7-1
八,總結
設計過程中遇到的問題及其解決方法.
在檢測麵包板狀況的過程中,出現本該相通的地方卻未通的狀況,後經檢驗發現是由於萬用表筆尖未與麵包板內部垂直接觸所至.
在檢測CD4511驅動電路的過程中發現數碼管不能正常顯示的狀況,經檢驗發現主要是由於接觸不良的問題,其中包括線的接觸不良和晶元的接觸不良,在實驗過程中,數碼管有幾段二極體時隱時現,有時會消失.用5V電源對數碼管進行檢測,一端接地,另一端接觸每一段二極體,發現二極體能正常顯示的,再用萬用表歐姆檔檢測每一根線是否接觸良好,在檢測過程中發現有幾根線有時能接通,有時不能接通,把接觸不好的線重新接過後發現能正常顯示了.其次是由於晶元接觸不良的問題,用萬用表歐姆檔檢測有幾個引腳本該相通的地方卻未通,而檢測的導線狀況良好,其解決方法為把CD4511的晶元拔出,根據麵包板孔的的狀況重新調整其引腳,使其正對於孔,再用力均勻地將晶元插入麵包板中,此後發現能正常顯示,本次實驗中還發現一塊壞的LED數碼管和兩塊壞的CD4511,經更換後均能正常顯示.
在連接晶振的過程中,晶振無法起振.在排除線與晶元的接觸不良問題後重新對照電路圖,發現是由於12腳未接地所至.
在連接六進制的過程中,發現電路只能4,5的跳動,後經發現是由於接到與非門的引腳接錯一根所至,經糾正後能正常顯示.
在連接校正電路的過程中,出現時和分都能正常校正時,但秒卻受到影響,特別時一較分鍾的時候秒亂跳,而不校時的時候,秒從40跳到59,然後又跳回40,分和秒之間無進位,電路在時,分,秒進位過程中能正常顯示,故可排除晶元和連線的接觸不良的問題.經檢查,校正電路的連線沒有錯誤,後用萬用表的直流電壓檔帶電檢測秒十位的QA,QB,QC和QD腳,發現QA腳時有電壓時而無電壓,再檢測秒到分和分到時的進位端,發現是由於秒到分的進位未拔掉所至.
在製作報時電路的過程中,發現蜂鳴器在57分59秒的時候就開始報時,後經檢測電路發現是由於把74HC30晶元當16引腳的晶元來接,以至接線都錯位,重新接線後能正常報時.
連接分頻電路時,把時個位的QD和時十位的1腳斷開,然後時十位的1腳接到晶振的3腳,時十位的3腳接到秒個位的1腳,所連接的電路圖無法正常工作,時十位從0-9的跳,時個位只能顯示一個0,在這個電路中3腳的分頻用到兩次,故無法正常顯示,因此要把12進制接到74HC390的一個邏輯電路空出來用於分頻即可,因此把時十位的CD4511的12,6腳接地,7腳改為接74HC390的5腳,74HC390的3,4腳斷開,然後4腳接9腳即可,其中空出的74HC390的3腳就可用於2Hz的分頻,分頻後變為1Hz,整個電路也到此為正常的數字鍾計數.
2.設計體會
在此次的數字鍾設計過程中,更進一步地熟悉了晶元的結構及掌握了各晶元的工作原理和其具體的使用方法.
在連接六進制,十進制,六十進制的進位及十二進制的接法中,要求熟悉邏輯電路及其晶元各引腳的功能,那麼在電路出錯時便能准確地找出錯誤所在並及時糾正了.
在設計電路中,往往是先模擬後連接實物圖,但有時候模擬和電路連接並不是完全一致的,例如模擬的連接示意圖中,往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳,因此在實際的電路連接中往往容易遺漏.又例如74HC390晶元,其本身就是一個十進制計數器,在模擬電路中必須連接反饋線才能正常顯示,而在實際電路中無需再連接,因此模擬圖和電路連接圖還是有一定區別的.
在設計電路的連接圖中出錯的主要原因都是接線和晶元的接觸不良以及接線的錯誤所引起的.
3.對該設計的建議
此次的數字鍾設計重在於模擬和接線,雖然能把電路圖接出來,並能正常顯示,但對於電路本身的原理並不是十分熟悉.總的來說,通過這次的設計實驗更進一步地增強了實驗的動手能力.

❷ 求「數字鍾課程設計報告」

題目：多功能數碼種的設計

一、設計目的

數字鍾是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鍾相比具有更高的准確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。

數字鍾從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。

因此，我們此次設計數字鍾就是為了了解數字鍾的原理，從而學會製作數字鍾.而且通過數字鍾的製作進一步的了解各種在製作中用到的中小規模集成電路的作用及實用方法.且由於數字鍾包括組合邏輯電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法.

三、原理框圖

1．數字鍾的構成

數字鍾實際上是一個對標准頻率（1HZ）進行計數的計數電路。由於計數的起始時間不可能與標准時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到准確穩定。通常使用石英晶體振盪器電路構成數字鍾。

（a） 數字鍾組成框圖

2．晶體振盪器電路

晶體振盪器電路給數字鍾提供一個頻率穩定準確的32768Ｈz的方波信號，可保證數字鍾的走時准確及穩定。不管是指針式的電子鍾還是數字顯示的電子鍾都使用了晶體振盪器電路。一般輸出為方波的數字式晶體振盪器電路通常有兩類，一類是用ＴＴＬ門電路構成；另一類是通過ＣＭＯＳ非門構成的電路，本次設計採用了後一種。如圖（b）所示，由ＣＭＯＳ非門Ｕ１與晶體、電容和電阻構成晶體振盪器電路，Ｕ２實現整形功能，將振盪器輸出的近似於正弦波的波形轉換為較理想的方波。輸出反饋電阻Ｒ１為非門提供偏置，使電路工作於放大區域，即非門的功能近似於一個高增益的反相放大器。電容Ｃ１、Ｃ２與晶體構成一個諧振型網路，完成對振盪頻率的控制功能，同時提供了一個１８０度相移，從而和非門構成一個正反饋網路，實現了振盪器的功能。由於晶體具有較高的頻率穩定性及准確性，從而保證了輸出頻率的穩定和准確。

（b） CMOS 晶體振盪器（模擬電路）

3．時間記數電路

一般採用10進制計數器如74HC290、74HC390等來實現時間計數單元的計數功能。本次設計中選擇74HC390。由其內部邏輯框圖可知，其為雙2-5-10非同步計數器，並每一計數器均有一個非同步清零端（高電平有效）。

秒個位計數單元為１０進制計數器，無需進制轉換，只需將ＱＡ與ＣＰＢ（下降沿有效）相連即可。ＣＰＡ（下降沒效）與１ＨZ秒輸入信號相連，Ｑ３可作為向上的進位信號與十位計數單元的ＣＰＡ相連。

秒十位計數單元為６進制計數器，需要進制轉換。將１０進制計數器轉換為６進制計數器的電路連接方法如圖２.４所示，其中Ｑ２可作為向上的進位信號與分個位的計數單元的ＣＰＡ相連。

十進制-六進制轉換電路

分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的Ｑ３作為向上的進位信號應與分十位計數單元的ＣＰＡ相連，分十位計數單元的Ｑ２作為向上的進位信號應與時個位計數單元的ＣＰＡ相連。

時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為１２進制計數器，不是１０的整數倍，因此需將個位和十位計數單元合並為一個整體才能進行１２進制轉換。利用１片７４ＨＣ３９０實現１２進制計數功能的電路如圖（d）所示。

（d）十二進制電路

另外，圖（d）所示電路中，尚余－２進制計數單元，正好可作為分頻器２ＨZ輸出信號轉化為１ＨZ信號之用。

4．解碼驅動及顯示單元電路

選擇ＣＤ４５１１作為顯示解碼電路；選擇ＬＥＤ數碼管作為顯示單元電路。由CD4511把輸進來的二進制信號翻譯成十進制數字，再由數碼管顯示出來。這里的LED數碼管是採用共陰的方法連接的。

計數器實現了對時間的累計並以8421BCD碼的形式輸送到CD4511晶元，再由4511晶元把BCD碼轉變為十進制數碼送到數碼管中顯示出來。

5．校時電路

數字鍾應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，並採用正常計時信號與校正信號可以隨時切換的電路接入其中。即為用COMS與或非門實現的時或分校時電路，In1端與低位的進位信號相連；In2端與校正信號相連，校正信號可直接取自分頻器產生的1HZ或2HZ（不可太高或太低）信號；輸出端則與分或時個位計時輸入端相連。當開關打向下時，因為校正信號和0相與的輸出為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處於正常計時狀態；當開關打向上時，情況正好與上述相反，這時校時電路處於校時狀態。

實際使用時，因為電路開關存在抖動問題，所以一般會接一個RS觸發器構成開關消抖動電路，所以整個較時電路就如圖（f）。

（f）帶有消抖電路的校正電路

6．整點報時電路

電路應在整點前10秒鍾內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。

當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的QＣ和QＡ 、個位的QＤ和QＡ及秒計數器十位的QＣ和QＡ相與，從而產生報時控制信號。

報時電路可選74HC30來構成。74HC30為8輸入與非門。

四、元器件

4．共陰八段數碼管6個

5．網路線2米/人

6．CD4511集成塊6塊

7．CD4060集成塊1塊

8．74HC390集成塊3塊

9．74HC51集成塊1塊

10．74HC00集成塊4塊

11．74HC30集成塊1塊

12．10MΩ電阻5個

13．500Ω電阻14個

14．30p電容2個

15．32.768k時鍾晶體1個

16．蜂鳴器10個

五、各功能塊電路圖

數字鍾從原理上講是一種典型的數字電路，可以由許多中小規模集成電路組成，所以可以分成許多獨立的電路。

（一） 六進制電路

由74HC390、7400、數碼管與4511組成，電路如圖一。

（二） 十進制電路

由74HC390、7400、數碼管與4511組成，電路如圖二。

（三） 六十進制電路

由兩個數碼管、兩4511、一個74HC390與一個7400晶元組成，電路如圖三。

（四） 雙六十進制電路

由2個六十進制連接而成，把分個位的輸入信號與秒十位的Qc相連，使其產生進位，電路圖如圖四。

（五） 時間計數電路

由1個十二進制電路、2個六十進制電路組成，因上面已有一個雙六十電路，只要把它與十二進制電路相連即可，詳細電路見圖五。

（六） 校正電路

由74CH51D、74HC00D與電阻組成，校正電路有分校正和時校正兩部分，電路如圖六。

（七） 晶體振盪電路

由晶體與2個30pF電容、1個4060、一個10兆的電阻組成，晶元3腳輸出2Hz的方波信號，電路如圖七。

（八） 整點報時電路

由74HC30D和蜂鳴器組成，當時間在59:50到59:59時，蜂鳴報時，電路如圖八