數電課程設計數字鍾電路圖

Ⅰ 數電課程設計 數字鍾（Mulitisim)設計

同求該模擬電路

Ⅱ 用純數字電路設計一個數字鍾

伱自己設計就可以了 用555產生脈沖 再用74ls90 分頻 60分頻 24 分頻 伱總會吧
再用CD4511 解碼顯示 共陽共陰隨你選 只是注意解碼後的電位就是了

整個電路 會用到一些 與非門 非門 或門 這個自己 弄 如果伱不會 多學習一下 相信伱弄好這個電路 這方面就不難了
我的電路圖不知道弄哪去了 又沒有電子圖
其實電子鍾就那麼回事 做的方法多的去了

Ⅲ 數字電路課程設計電子鍾（只做時鍾的時分秒就可以）的實習報告及電路圖

電路圖的話，你可以網路一下：數字電子系統設計:多功能數字鍾ms10 下載
至於實習報告，我就無能為力了，希望能夠幫到你。

Ⅳ 求電工電子技術課設，數字電子鍾邏輯電路圖

其實就是32768HZ的震盪電路和後面的不同倍數的分頻電路，再加驅動LED數碼管的電路。具體是先分頻到1HZ，即得到秒脈沖，再1/60分頻，得到分鍾，再1/60分頻，得到小時。用數字 電路搭比較復雜，但最能檢驗你的數電水平。用單片機做，電路簡單，主要靠程序代碼來實現。

Ⅳ 數字電路課程設計電子鍾(只做時鍾的時分秒就可以)的實習報告及電路圖

數字電路設計電子鍾(只做時鍾的時分秒就可以)的實習報告及電路圖可棒提供幫助的親，。

Ⅵ 數字電子鍾的基本數字電路設計圖

有專用ic
也可以用單片機掃描顯示

Ⅶ 數字鍾完整的電路圖及原理

用數電知識的話，只要用555產生固定頻率的脈從，通過計數晶元計數同時通過LED驅動送LED顯示即可。用單片機可主用編程（全設計可給你），也可用專門晶元HT1381/HT1380。

Ⅷ 數字電路數字鍾設計

根據設計任務和要求，對照數字電子鍾的框圖，可以分以下幾部分進行模塊化設計。

1. 秒脈沖發生器

脈沖發生器是數字鍾的核心部分，它的精度和穩定度決定了數字鍾的質量，通常用晶體振盪器發出的脈沖經過整形、分頻獲得1Hz的秒脈沖。如晶振為32768 Hz，通過15次二分頻後可獲得1Hz的脈沖輸出.

2. 計數解碼顯示

秒、分、時、日分別為60、60、24、7進制計數器、秒、分均為60進制，即顯示00～59，它們的個位為十進制，十位為六進制。時為二十四進制計數器，顯示為00～23，個位仍為十進制，而十位為三進制，但當十進位計到2，而個位計到4時清零，就為二十四進制了。

周為七進制數，按人們一般的概念一周的顯示日期「日、1、2、3、4、5、6」，所以我們設計這個七進制計數器，應根據解碼顯示器的狀態表來進行，如表1.1所示。

按表1.1狀態表不難設計出「日」計數器的電路（日用數字8代替）。

所有計數器的解碼顯示均採用BCD—七段解碼器，顯示器採用共陰或共陽的顯示器。

Q4 Q3 Q2 Q1
顯示

1 0 0 0
日

0 0 0 1
1

0 0 1 0
2

0 0 1 1
3

0 1 0 0
4

0 1 0 1
5

0 1 1 0
6

表1.1 狀態表

3. 校時電路

在剛剛開機接通電源時，由於日、時、分、秒為任意值，所以，需要進行調整。

置開關在手動位置，分別對時、分、秒、日進行單獨計數，計數脈沖由單次脈沖或連續脈沖輸入。

4. 整點報時電路

當時計數器在每次計到整點前六秒時，需要報時，這可用解碼電路來解決。即

當分為59時，則秒在計數計到54時，輸出一延時高電平去打開低音與門，使報時聲按500Hz頻率嗚叫5聲，直至秒計數器計到58時，結束這高電平脈沖；當秒計數到59時，則去驅動高音1KHz頻率輸出而鳴叫1聲。

五、參考電路

數字電子鍾邏輯電路參考圖如圖1.3所示。

參考電路簡要說明

1. 秒脈沖電路

由晶振32768Hz經14分頻器分頻為2Hz，再經一次分頻，即得1Hz標准秒脈沖，供時鍾計數器用。

2. 單次脈沖、連續脈沖

這主要是供手動校時用。若開關K1打在單次端，要調整日、時、分、秒即可按單次脈沖進行校正。如K1在單次，K2在手動，則此時按動單次脈沖鍵，使周計數器從星期1到星期日計數。若開關K1處於連續端，則校正時，不需要按動單次脈沖，即可進行校正。單次、連續脈沖均由門電路構成。

3. 秒、分、時、日計數器

這一部分電路均使用中規模集成電路74LS161實現秒、分、時的計數，其中秒、分為六十進制，時為二十四進制。從圖3中可以發現秒、分兩組計數器完全相同。當計數到59時，再來一個脈沖變成00，然後再重新開始計數。圖中利用「非同步清零」反饋到/CR端，而實現個位十進制，十位六進制的功能。

時計數器為二十四進制，當開始計數時，個位按十進制計數，當計到23時，這時再來一個脈沖，應該回到「零」。所以，這里必須使個位既能完成十進制計數，又能在高低位滿足「23」這一數字後，時計數器清零，圖中採用了十位的「2」和個位的「4」相與非後再清零。

對於日計數器電路，它是由四個D觸發器組成的（也可以用JK觸發器），其邏輯功能滿足了表1，即當計數器計到6後，再來一個脈沖，用7的瞬態將Q4、Q3、Q2、Q1置數，即為「1000」，從而顯示「日」（8）。

4．解碼、顯示

解碼、顯示很簡單，採用共陰極LED數碼管LC5011-11和解碼器74LS248，當然也可用共陽數碼管和解碼器。

1. 整點報時

當計數到整點的前6秒鍾，此時應該准備報時。圖3中，當分計到59分時，

將分觸發器QH置1，而等到秒計數到54秒時，將秒觸發器QL置1，然後通過QL與QH相與後再和1s標准秒信號相與而去控制低音喇叭嗚叫，直至59秒時，產生一個復位信號，使QL清0，停止低音嗚叫，同時59秒信號的反相又和QH相與後去控制高音喇叭嗚叫。當計到分、秒從59：59—00：00時，嗚叫結束，完成整點報時。

2. 嗚叫電路

嗚叫電路由高、低兩種頻率通過或門去驅動一個三極體，帶動喇叭嗚叫。1KHz

和500Hz從晶振分頻器近似獲得。如圖中CD4060分頻器的輸出端Q5和Q6。Q5輸出頻率為1024Hz，Q6輸出頻率為512Hz。