數電課程設計數字鍾概述

1. 求數電課程設計數字鍾！有詳細電路圖的！不勝感激!

這個就是大概的原理圖了。至於你的要求-

就是在這個上面加點點東西就好了，你先看這個有什麼問題么？

2. 數字鍾課程設計報告

數字中電子技術課程設計報告

數字電子技術課程設計報告
題 目: 數字鍾的設計與製作
學 年
學 期:
專 業 班 級:
學 號: 姓 名:

指導教師及職稱:講師
時 間:
地點：
設計目的
熟悉集成電路的引腳安排.
掌握各晶元的邏輯功能及使用方法.
了解麵包板結構及其接線方法.
了解數字鍾的組成及工作原理.
熟悉數字鍾的設計與製作.
設計要求
1.設計指標
時間以24小時為一個周期;
顯示時,分,秒;
有校時功能,可以分別對時及分進行單獨校時,使其校正到標准時間;
計時過程具有報時功能,當時間到達整點前5秒進行蜂鳴報時;
為了保證計時的穩定及准確須由晶體振盪器提供表針時間基準信號.
2.設計要求
畫出電路原理圖(或模擬電路圖);
元器件及參數選擇;
電路模擬與調試;
PCB文件生成與列印輸出.
3.製作要求 自行裝配和調試,並能發現問題和解決問題.
4.編寫設計報告 寫出設計與製作的全過程,附上有關資料和圖紙,有心得體會.
設計原理及其框圖
1.數字鍾的構成
數字鍾實際上是一個對標准頻率(1HZ)進行計數的計數電路.由於計數的起始時間不可能與標准時間(如北京時間)一致,故需要在電路上加一個校時電路,同時標準的1HZ時間信號必須做到准確穩定.通常使用石英晶體振盪器電路構成數字鍾.圖 3-1所示為數字鍾的一般構成框圖.
圖3-1 數字鍾的組成框圖
⑴晶體振盪器電路
晶體振盪器電路給數字鍾提供一個頻率穩定準確的32768Hz的方波信號,可保證數字鍾的走時准確及穩定.不管是指針式的電子鍾還是數字顯示的電子鍾都使用了晶體振盪器電路.
⑵分頻器電路
分頻器電路將32768Hz的高頻方波信號經32768()次分頻後得到1Hz的方波信號供秒計數器進行計數.分頻器實際上也就是計數器.
⑶時間計數器電路
時間計數電路由秒個位和秒十位計數器,分個位和分十位計數器及時個位和時十位計數器電路構成,其中秒個位和秒十位計數器,分個位和分十位計數器為60進制計數器,而根據設計要求,時個位和時十位計數器為12進制計數器.
⑷解碼驅動電路
解碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態,並且為保證數碼管正常工作提供足夠的工作電流.
⑸數碼管
數碼管通常有發光二極體(LED)數碼管和液晶(LCD)數碼管,本設計提供的為LED數碼管.
2.數字鍾的工作原理
1)晶體振盪器電路
晶體振盪器是構成數字式時鍾的核心,它保證了時鍾的走時准確及穩定.
圖3-2所示電路通過CMOS非門構成的輸出為方波的數字式晶體振盪電路,這個電路中,CMOS非門U1與晶體,電容和電阻構成晶體振盪器電路,U2實現整形功能,將振盪器輸出的近似於正弦波的波形轉換為較理想的方波.輸出反饋電 阻R1為非門提供偏置,使電路工作於放大區域,即非門的功能近似於一個高增益的反相放大器.電容C1,C2與晶體構成一個諧振型網路,完成對振盪頻率的控制功能,同時提供了一個180度相移,從而和非門構成一個正反饋網路,實現了振盪器的功能.由於晶體具有較高的頻率穩定性及准確性,從而保證了輸出頻率的穩定和准確.
晶體XTAL的頻率選為32768HZ.該元件專為數字鍾電路而設計,其頻率較低,有利於減少分頻器級數.
從有關手冊中,可查得C1,C2均為30pF.當要求頻率准確度和穩定度更高時,還可接入校正電容並採取溫度補償措施.
由於CMOS電路的輸入阻抗極高,因此反饋電阻R1可選為10MΩ.較高的反饋電阻有利於提高振盪頻率的穩定性.
非門電路可選74HC00.
圖3-2 COMS晶體振盪器
2)分頻器電路
通常,數字鍾的晶體振盪器輸出頻率較高,為了得到1Hz的秒信號輸入,需要對振盪器的輸出信號進行分頻.
通常實現分頻器的電路是計數器電路,一般採用多級2進制計數器來實現.例如,將32768Hz的振盪信號分頻為1HZ的分頻倍數為32768(215),即實現該分頻功能的計數器相當於15極2進制計數器.常用的2進制計數器有74HC393等.
本實驗中採用CD4060來構成分頻電路.CD4060在數字集成電路中可實現的分頻次數最高,而且CD4060還包含振盪電路所需的非門,使用更為方便.
CD4060計數為14級2進制計數器,可以將32768HZ的信號分頻為2HZ,其內部框圖如圖3-3所示,從圖中可以看出,CD4060的時鍾輸入端兩個串接的非門,因此可以直接實現振盪和分頻的功能.
圖3-3 CD4046內部框圖
3)時間計數單元
時間計數單元有時計數,分計數和秒計數等幾個部分.
時計數單元一般為12進制計數器計數器,其輸出為兩位8421BCD碼形式;分計數和秒計數單元為60進制計數器,其輸出也為8421BCD碼.
一般採用10進制計數器74HC390來實現時間計數單元的計數功能.為減少器件使用數量,可選74HC390,其內部邏輯框圖如圖 2.3所示.該器件為雙2—5-10非同步計數器,並且每一計數器均提供一個非同步清零端(高電平有效).
圖3-4 74HC390(1/2)內部邏輯框圖
秒個位計數單元為10進制計數器,無需進制轉換,只需將QA與CPB(下降沿有效)相連即可.CPA(下降沒效)與1HZ秒輸入信號相連,Q3可作為向上的進位信號與十位計數單元的CPA相連.
秒十位計數單元為6進制計數器,需要進制轉換.將10進制計數器轉換為6進制計數器的電路連接方法如圖3-5所示,其中Q2可作為向上的進位信號與分個位的計數單元的CPA相連.

圖3-5 10進制——6進制計數器轉換電路
分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同,只不過分個位計數單元的Q3作為向上的進位信號應與分十位計數單元的CPA相連,分十位計數單元的Q2作為向上的進位信號應與時個位計數單元的CPA相連.
時個位計數單元電路結構仍與秒或個位計數單元相同,但是要求,整個時計數單元應為12進制計數器,不是10的整數倍,因此需將個位和十位計數單元合並為一個整體才能進行12進制轉換.利用1片74HC390實現12進制計數功能的電路如圖3-6所示.
另外,圖3-6所示電路中,尚余-2進制計數單元,正好可作為分頻器2HZ輸出信號轉化為1HZ信號之用.
圖3-6 12進制計數器電路
4)解碼驅動及顯示單元
計數器實現了對時間的累計以8421BCD碼形式輸出,選用顯示解碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流,選用CD4511作為顯示解碼電路,選用LED數碼管作為顯示單元電路.
5)校時電源電路
當重新接通電源或走時出現誤差時都需要對時間進行校正.通常,校正時間的方法是:首先截斷正常的計數通路,然後再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端,校正好後,再轉入正常計時狀態即可.
根據要求,數字鍾應具有分校正和時校正功能,因此,應截斷分個位和時個位的直接計數通路,並採用正常計時信號與校正信號可以隨時切換的電路接入其中.圖3-7所示即為帶有基本RS觸發器的校時電路,
圖3-7 帶有消抖動電路的校正電路
6)整點報時電路
一般時鍾都應具備整點報時電路功能,即在時間出現整點前數秒內,數字鍾會自動報時,以示提醒.其作用方式是發出連續的或有節奏的音頻聲波,較復雜的也可以是實時語音提示.
根據要求,電路應在整點前10秒鍾內開始整點報時,即當時間在59分50秒到59分59秒期間時,報時電路報時控制信號.報時電路選74HC30,選蜂鳴器為電聲器件.
元器件
1.實驗中所需的器材
5V電源.
麵包板1塊.
示波器.
萬用表.
鑷子1把.
剪刀1把.
網路線2米/人.
共陰八段數碼管6個.
CD4511集成塊6塊.
CD4060集成塊1塊.
74HC390集成塊3塊.
74HC51集成塊1塊.
74HC00集成塊5塊.
74HC30集成塊1塊.
10MΩ電阻5個.
500Ω電阻14個.
30p電容2個.
32.768k時鍾晶體1個.
蜂鳴器.
2.晶元內部結構圖及引腳圖
圖4-1 7400 四2輸入與非門 圖4-2 CD4511BCD七段解碼/驅動器
圖4-3 CD4060BD 圖4-4 74HC390D
圖4-5 74HC51D 圖4-6 74HC30
3.麵包板內部結構圖
麵包板右邊一列上五組豎的相通,下五組豎的相通,麵包板的左邊上下分四組,每組中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之間不相通.
個功能塊電路圖
一個CD4511和一個LED數碼管連接成一個CD4511驅動電路,數碼管可從0---9顯示,以次來檢查數碼管的好壞,見附圖5-1.
圖5-1 4511驅動電路
利用一個LED數碼管,一塊CD4511,一塊74HC390,一塊74HC00連接成一個十進制計數器,電路在晶振的作用下數碼管從0—9顯示,見附圖5-2.
圖5-2 74390十進制計數器
利用一個LED數碼管,一塊CD4511,一塊74HC390,一塊74HC00和一個晶振連接成一個六進制計數器,數碼管從0—6顯示,見附圖5-3.
圖5-3 74390六進制計數器
利用一個六進制電路和一個十進制連接成一個六十進制電路,電路可從0—59顯示,見附圖5-4.
圖5-4 六十進制電路
利用兩個六十進制的電路合成一個雙六十進制電路,兩個六十進制之間有進位,見附圖5-5.
圖5-5 雙六十進制電路
利用CD4060,電阻及晶振連接成一個分頻——晶振電路,見附圖5-6.
圖5-6 分頻—晶振電路
利用74HC51D和74HC00及電阻連接成一個校時電路,見附圖5-7.
圖5-7 校時電路
利用74HC30和蜂鳴器連接成整點報時電路.見附圖5-8.
圖5-8 整點報時電路
利用兩個六十進制和一個十二進制連接成一個時,分,秒都會進位的電路總圖,見附圖5-9.
圖5-9 時,分,秒的進位連接圖
總接線元件布局簡圖,見附圖6-1
晶元連接圖見附圖7-1
八,總結
設計過程中遇到的問題及其解決方法.
在檢測麵包板狀況的過程中,出現本該相通的地方卻未通的狀況,後經檢驗發現是由於萬用表筆尖未與麵包板內部垂直接觸所至.
在檢測CD4511驅動電路的過程中發現數碼管不能正常顯示的狀況,經檢驗發現主要是由於接觸不良的問題,其中包括線的接觸不良和晶元的接觸不良,在實驗過程中,數碼管有幾段二極體時隱時現,有時會消失.用5V電源對數碼管進行檢測,一端接地,另一端接觸每一段二極體,發現二極體能正常顯示的,再用萬用表歐姆檔檢測每一根線是否接觸良好,在檢測過程中發現有幾根線有時能接通,有時不能接通,把接觸不好的線重新接過後發現能正常顯示了.其次是由於晶元接觸不良的問題,用萬用表歐姆檔檢測有幾個引腳本該相通的地方卻未通,而檢測的導線狀況良好,其解決方法為把CD4511的晶元拔出,根據麵包板孔的的狀況重新調整其引腳,使其正對於孔,再用力均勻地將晶元插入麵包板中,此後發現能正常顯示,本次實驗中還發現一塊壞的LED數碼管和兩塊壞的CD4511,經更換後均能正常顯示.
在連接晶振的過程中,晶振無法起振.在排除線與晶元的接觸不良問題後重新對照電路圖,發現是由於12腳未接地所至.
在連接六進制的過程中,發現電路只能4,5的跳動,後經發現是由於接到與非門的引腳接錯一根所至,經糾正後能正常顯示.
在連接校正電路的過程中,出現時和分都能正常校正時,但秒卻受到影響,特別時一較分鍾的時候秒亂跳,而不校時的時候,秒從40跳到59,然後又跳回40,分和秒之間無進位,電路在時,分,秒進位過程中能正常顯示,故可排除晶元和連線的接觸不良的問題.經檢查,校正電路的連線沒有錯誤,後用萬用表的直流電壓檔帶電檢測秒十位的QA,QB,QC和QD腳,發現QA腳時有電壓時而無電壓,再檢測秒到分和分到時的進位端,發現是由於秒到分的進位未拔掉所至.
在製作報時電路的過程中,發現蜂鳴器在57分59秒的時候就開始報時,後經檢測電路發現是由於把74HC30晶元當16引腳的晶元來接,以至接線都錯位,重新接線後能正常報時.
連接分頻電路時,把時個位的QD和時十位的1腳斷開,然後時十位的1腳接到晶振的3腳,時十位的3腳接到秒個位的1腳,所連接的電路圖無法正常工作,時十位從0-9的跳,時個位只能顯示一個0,在這個電路中3腳的分頻用到兩次,故無法正常顯示,因此要把12進制接到74HC390的一個邏輯電路空出來用於分頻即可,因此把時十位的CD4511的12,6腳接地,7腳改為接74HC390的5腳,74HC390的3,4腳斷開,然後4腳接9腳即可,其中空出的74HC390的3腳就可用於2Hz的分頻,分頻後變為1Hz,整個電路也到此為正常的數字鍾計數.
2.設計體會
在此次的數字鍾設計過程中,更進一步地熟悉了晶元的結構及掌握了各晶元的工作原理和其具體的使用方法.
在連接六進制,十進制,六十進制的進位及十二進制的接法中,要求熟悉邏輯電路及其晶元各引腳的功能,那麼在電路出錯時便能准確地找出錯誤所在並及時糾正了.
在設計電路中,往往是先模擬後連接實物圖,但有時候模擬和電路連接並不是完全一致的,例如模擬的連接示意圖中,往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳,因此在實際的電路連接中往往容易遺漏.又例如74HC390晶元,其本身就是一個十進制計數器,在模擬電路中必須連接反饋線才能正常顯示,而在實際電路中無需再連接,因此模擬圖和電路連接圖還是有一定區別的.
在設計電路的連接圖中出錯的主要原因都是接線和晶元的接觸不良以及接線的錯誤所引起的.
3.對該設計的建議
此次的數字鍾設計重在於模擬和接線,雖然能把電路圖接出來,並能正常顯示,但對於電路本身的原理並不是十分熟悉.總的來說,通過這次的設計實驗更進一步地增強了實驗的動手能力.

3. 關於數電的課程設《數字鍾》

電子學課程設計報告
——帶有整點報時的數字鍾設計與製作

指導教師____戴伏生___________

學號____________

姓名_____________

一、 設計的性質、目的和任務

二、 設計課題要求
（1）構造一個24小時制的數字鍾。要求能顯示時、分、秒。
（2）要求時、分、秒能各自獨立的進行調整。
（3）能利用喇叭作整點報時。從59分50秒時開始報時，每隔一秒報時一秒，到達00分00秒時，整點報時。整點報時聲的頻率應與其它的報時聲頻有明顯區別。

三、 設計的內容、電路原理和詳細的設計過程
（1）總設計圖

（2）分頻器
設計過程：由於給出的是4M=10^6HZ，沒經過一個74160可以將輸出頻率 變為輸入頻率的1/10,而每經過一個TFF可以將輸出頻率變為輸入頻率的1/2，按上圖連接電路，即可獲得1HZ、20HZ、1KHZ、2KHZ的頻率。

（3）校時模塊
秒校時
分校時

設計過程：由於分和小時的校時系統是一樣的，所以只截取了分的校時系統，上圖的second和minute為校時開關按鈕，或門的輸出端連接的是74160計時器的CLK，當開關為閉合時，1HZ和jinwei所輸入的脈沖信號不工作，此時按鍵信號給CLK信號一個上升沿，74160則進1。在DFF的CLK上我選用了20HZ的頻率，之所以選用20HZ是為了保證在按下校時開關時有一個上升沿脈沖時Q端輸出信號1，試過16HZ和32HZ，前者不是很靈敏，不能保證按下後會跳數，後者過於靈敏，易連續跳數，折中選取20HZ，個人在使用中基本可以保證穩定。
若想獲得連續的上升脈沖沿，只需在DFF前與一個一定頻率即可，如下圖，個人建議頻率不易過大，那樣不易控制鬆手時間。

（4）計時模塊
小時計時

分計時

秒計時

設計過程：上圖中所有CLK連接的都是校時模塊的輸出端，圖上的計數器均為置零接法，分和秒的進位輸出用與門連接一次再輸入小時模塊的進位輸入端，這樣才能保證時鍾的正常顯示。

（5）解碼器
SUBDESIGN yima
(k,j,i,h:input;
a,b,c,d,e,f,g,o:output;
)
BEGIN
TABLE
k,j,i,h=>a,b,c,d,e,f,g,o;
0,0,0,0=>0,0,0,0,0,0,1,1;
0,0,0,1=>1,0,0,1,1,1,1,1;
0,0,1,0=>0,0,1,0,0,1,0,1;
0,0,1,1=>0,0,0,0,1,1,0,1;
0,1,0,0=>1,0,0,1,1,0,0,1;
0,1,0,1=>0,1,0,0,1,0,0,1;
0,1,1,0=>0,1,0,0,0,0,0,1;
0,1,1,1=>0,0,0,1,1,1,1,1;
1,0,0,0=>0,0,0,0,0,0,0,1;
1,0,0,1=>0,0,0,0,1,0,0,1;
END TABLE;
END;
設計過程：本段為本次設計中唯一的一個用語言編寫的模塊，由於試驗箱上的數碼管屬於共陽極接法，所以為了去掉數字後面跟著的點，所以設計了8位輸出，第八位，既O位全部顯示為1，這樣可以保證點始終保持暗的狀態，實際上還可以在分與秒之間，小時與分之間的點亮著，以便區分，此時程序應稍作變動，如下
SUBDESIGN ss
(k,j,i,h,z:input;
a,b,c,d,e,f,g,o:output;
)
BEGIN
TABLE
k,j,i,h=>a,b,c,d,e,f,g;
0,0,0,0=>0,0,0,0,0,0,1;
0,0,0,1=>1,0,0,1,1,1,1;
0,0,1,0=>0,0,1,0,0,1,0;
0,0,1,1=>0,0,0,0,1,1,0;
0,1,0,0=>1,0,0,1,1,0,0;
0,1,0,1=>0,1,0,0,1,0,0;
0,1,1,0=>0,1,0,0,0,0,0;
0,1,1,1=>0,0,0,1,1,1,1;
1,0,0,0=>0,0,0,0,0,0,0;
1,0,0,1=>0,0,0,0,1,0,0;
END TABLE;
o=z;
END;
此時只需在第二個和第四個解碼器的輸入Z端接地，其餘Z端接高電壓即可

（6）報時模塊

設計過程：本模塊全部由門電路來實現，最下面的與門連接的是分的59和秒的50，兩個或非門非別連接分的8根線和秒的8根線，由圖上的邏輯可以看出在59分5X秒時，是1KHZ與1HZ與後輸出，聲音頻率較低，在00分00秒的狀態下，2KHZ與1HZ與後輸出，聲音頻率較高，1HZ的作用是為了讓聲音在每秒響一下。
四、 調試與模擬結果
（1） 計數模擬（秒向分進位）

（2） 按鍵模擬

五、 調試中遇到的問題及解決的方法
（1） 計數器的接法
一開始，把秒（分）向分（小時）的進位信號直接賦給了EP和ET，校時信號賦給CLK在上試驗箱上演練的過程中發現，時鍾在其自主走動時，一切正常，但在按校時鍵調節是個位數會在按到7後回0，到9後會向前進一位到8，在模塊單獨模擬時不會出現這種狀況，秒和分連起來模擬時也不會出現問題，只有在秒，分，小時聯合起來模擬時才會發現這個問題，猜測可能是74160的構造問題才導致這一結果，後來，在不斷地嘗試修改中，才使校時系統正常運轉。
（2） 關於進位
一開始，在分和秒的計數器選擇了一樣的接法，但是在試驗箱上演練時，發現分進位總是比秒快一秒，也就是說在秒剛到59時分就已經進了一位，而分和小時卻能保證一致進位，為了在現實上正常，所以只能把秒的進位輸出信號的59改成了00。
六、 詳談自己的體會、感想、建議

4. 數電課程設計 數字鍾（Mulitisim)設計

同求該模擬電路

5. 求數電課程設計數字鍾，有詳細電路圖

給你這個數字鍾電路，按圖配置即可。

6. 數字電路數字鍾設計

根據設計任務和要求，對照數字電子鍾的框圖，可以分以下幾部分進行模塊化設計。

1. 秒脈沖發生器

脈沖發生器是數字鍾的核心部分，它的精度和穩定度決定了數字鍾的質量，通常用晶體振盪器發出的脈沖經過整形、分頻獲得1Hz的秒脈沖。如晶振為32768 Hz，通過15次二分頻後可獲得1Hz的脈沖輸出.

2. 計數解碼顯示

秒、分、時、日分別為60、60、24、7進制計數器、秒、分均為60進制，即顯示00～59，它們的個位為十進制，十位為六進制。時為二十四進制計數器，顯示為00～23，個位仍為十進制，而十位為三進制，但當十進位計到2，而個位計到4時清零，就為二十四進制了。

周為七進制數，按人們一般的概念一周的顯示日期「日、1、2、3、4、5、6」，所以我們設計這個七進制計數器，應根據解碼顯示器的狀態表來進行，如表1.1所示。

按表1.1狀態表不難設計出「日」計數器的電路（日用數字8代替）。

所有計數器的解碼顯示均採用BCD—七段解碼器，顯示器採用共陰或共陽的顯示器。

Q4 Q3 Q2 Q1
顯示

1 0 0 0
日

0 0 0 1
1

0 0 1 0
2

0 0 1 1
3

0 1 0 0
4

0 1 0 1
5

0 1 1 0
6

表1.1 狀態表

3. 校時電路

在剛剛開機接通電源時，由於日、時、分、秒為任意值，所以，需要進行調整。

置開關在手動位置，分別對時、分、秒、日進行單獨計數，計數脈沖由單次脈沖或連續脈沖輸入。

4. 整點報時電路

當時計數器在每次計到整點前六秒時，需要報時，這可用解碼電路來解決。即

當分為59時，則秒在計數計到54時，輸出一延時高電平去打開低音與門，使報時聲按500Hz頻率嗚叫5聲，直至秒計數器計到58時，結束這高電平脈沖；當秒計數到59時，則去驅動高音1KHz頻率輸出而鳴叫1聲。

五、參考電路

數字電子鍾邏輯電路參考圖如圖1.3所示。

參考電路簡要說明

1. 秒脈沖電路

由晶振32768Hz經14分頻器分頻為2Hz，再經一次分頻，即得1Hz標准秒脈沖，供時鍾計數器用。

2. 單次脈沖、連續脈沖

這主要是供手動校時用。若開關K1打在單次端，要調整日、時、分、秒即可按單次脈沖進行校正。如K1在單次，K2在手動，則此時按動單次脈沖鍵，使周計數器從星期1到星期日計數。若開關K1處於連續端，則校正時，不需要按動單次脈沖，即可進行校正。單次、連續脈沖均由門電路構成。

3. 秒、分、時、日計數器

這一部分電路均使用中規模集成電路74LS161實現秒、分、時的計數，其中秒、分為六十進制，時為二十四進制。從圖3中可以發現秒、分兩組計數器完全相同。當計數到59時，再來一個脈沖變成00，然後再重新開始計數。圖中利用「非同步清零」反饋到/CR端，而實現個位十進制，十位六進制的功能。

時計數器為二十四進制，當開始計數時，個位按十進制計數，當計到23時，這時再來一個脈沖，應該回到「零」。所以，這里必須使個位既能完成十進制計數，又能在高低位滿足「23」這一數字後，時計數器清零，圖中採用了十位的「2」和個位的「4」相與非後再清零。

對於日計數器電路，它是由四個D觸發器組成的（也可以用JK觸發器），其邏輯功能滿足了表1，即當計數器計到6後，再來一個脈沖，用7的瞬態將Q4、Q3、Q2、Q1置數，即為「1000」，從而顯示「日」（8）。

4．解碼、顯示

解碼、顯示很簡單，採用共陰極LED數碼管LC5011-11和解碼器74LS248，當然也可用共陽數碼管和解碼器。

1. 整點報時

當計數到整點的前6秒鍾，此時應該准備報時。圖3中，當分計到59分時，

將分觸發器QH置1，而等到秒計數到54秒時，將秒觸發器QL置1，然後通過QL與QH相與後再和1s標准秒信號相與而去控制低音喇叭嗚叫，直至59秒時，產生一個復位信號，使QL清0，停止低音嗚叫，同時59秒信號的反相又和QH相與後去控制高音喇叭嗚叫。當計到分、秒從59：59—00：00時，嗚叫結束，完成整點報時。

2. 嗚叫電路

嗚叫電路由高、低兩種頻率通過或門去驅動一個三極體，帶動喇叭嗚叫。1KHz

和500Hz從晶振分頻器近似獲得。如圖中CD4060分頻器的輸出端Q5和Q6。Q5輸出頻率為1024Hz，Q6輸出頻率為512Hz。

7. 數電課程設計數字鍾

用什麼晶元，還是沒有限制？用數碼管顯示還是液晶？

8. 數電數字鍾

我不懂呀