基于veriloghdl的课程设计

A. 怎样用Verilog HDL语言设计一个多功能秒表——我的EDA课程设计

参考答案: 得道多助，失道寡助。

B. 基于Verilog HDL的数字温度计设计报告书。

。。。毕业设计吧 你这梦做的。。。去淘宝吧

C. 用verilog的课程设计

1. shift reg

mole shift_4(clk,rst,in,out)

input clk,rst;
input in;
output out;

wire out;
reg [3:0] shiftreg;

always@(posedge clk or negedge rst) // 异步清零
if(!rst)
shiftreg<=0;
else begin
shiftreg[0]<=in;
shiftreg[1]<=shiftreg[0];
shiftreg[2]<=shiftreg[1];
shiftreg[3]<=shiftreg[2];
end

assign out=shiftreg[3];

endmole

2.ALU

` ADD 2'h0
`define SUB 2'h1
`define AND 2'h2
`define OR 2'h3

mole ALU(a,b,f,s)

parameter N=16;

input [N-1:0] a,b;
input [1:0] f;
output [N-1:0] s;

reg [N-1:0] s;

always@(a or b or f)
case(f)
`ADD: s<=a+b;
`SUB: s<=a-b;
`AND: s<=a & b;
`OR: s<=a | b;
default: s<=s;
endcase

endmole

D. 求助啊!由于课程设计要求基于Verilog HDL设计简易CPU。但本人在硬件上实在没什么基础，求高手帮助。

我用的374也装了不少游戏 全部都是盗版的 全部都是苹果中心网站上门下载的 下载这些游戏要去网吧

E. 基于verilog的设计和基于FPGA的设计有什么区别

VerilogHDL是设计语言，FPGA是承载的硬件平台。一般是通过VerilogHDL设计了逻辑后在FPGA上转化成具体的电路。